一种高效的CABAC解码器硬件结构设计

徐美华; 吴明; 周杰

doi:10.11834/jig.2006011270

信息编码、解码 | 浏览量 : 0 下载量: 162 CSCD: 0

PDF
导出
分享
收藏
专辑

一种高效的CABAC解码器硬件结构设计
A High performance Hardware Architecture of CABAC Decoder
2006年11卷第11期页码：1588
纸质出版：2006
DOI： 10.11834/jig.2006011270
稿件说明：

移动端阅览

徐美华, 吴明, 周杰. 一种高效的CABAC解码器硬件结构设计[J]. 中国图象图形学报, 2006,11(11):1588. DOI： 10.11834/jig.2006011270.

A High performance Hardware Architecture of CABAC Decoder[J]. Journal of Image and Graphics, 2006, 11(11): 1588. DOI： 10.11834/jig.2006011270.

摘要

相对于其他熵编码而言，基于上下文的自适应二进制算术熵编码（CABAC）具有更大的数据压缩率，但由于其运算复杂，访问存储设备频繁，导致编／解码率较低。针对影响CABAC解码速度的“瓶颈”问题，提出了一种高效的CABAC解码器硬件结构，包括新的存储访问方式、优化的解码核心单元结构以及子解码器级联的方式。实验结果表明，该硬件结构可显著提高CABAC的解码效率。

Abstract

Comparing to other entropy coding standard

CABAC(context adaptive binary arithmetic coding) has more significant enhancement in compression.However

its encoding/decoding efficiency is low due to calculation complexity and costs in memory access.To deal with the "bottleneck" problem in decoding process

the article proposes efficient hardware architecture for CABAC decoder

including a new memory access mode

an optimizing decoding core and four concatenating decoding engines.The experimental results show that the decoding efficiency is greatly increased by the hardware architecture.